基于DSPBuilder數(shù)字濾波器的FPGA設(shè)計(jì)
本文檔由 wolinfeng 分享于2011-07-31 12:04
摘要 現(xiàn)場(chǎng)可編程門陣列( FPGA) 器件廣泛應(yīng)用于數(shù)字信號(hào)處理領(lǐng)域， 而使用VHDL VerilogHDL 語(yǔ)言進(jìn)行設(shè)計(jì)比較復(fù)雜 提出一種采用DSP Builder 實(shí)現(xiàn)IIR數(shù)字濾波器的設(shè)計(jì)方案， 按照Matlab/Simulink/DSP Builder/Quartus 的設(shè)計(jì)流程， 設(shè)計(jì)了一個(gè)4階 IIR 低通數(shù)字濾波器， 并通過(guò)Quartus 軟件中的嵌入式邏輯分析SignalTap 對(duì)設(shè)計(jì)進(jìn)行了硬件實(shí)時(shí)測(cè)試 結(jié)果表明， 所設(shè)計(jì)的IIR數(shù)字濾波器功能正確， ..