設(shè)計(jì)PCB時(shí)抗靜電放電(ESD)的方法
本文檔由 泰迪熊 分享于2010-08-09 03:38
設(shè)計(jì)PCB時(shí)抗靜電放電(ESD)的方法
- 文檔格式：
- .doc
- 文檔大?。?/dt>
- 27.0K
- 文檔頁數(shù)：
- 2頁
- 頂 /踩數(shù)：
- 1 / 0
- 收藏人數(shù)：
- 1
- 評(píng)論次數(shù)：
- 0
- 文檔熱度：
- 文檔分類：
- IT計(jì)算機(jī) — 網(wǎng)絡(luò)與通信
- 添加到豆單
下載文檔
收藏