集電極開路門電路及三態(tài)門電路的研究
本文檔由 驪威也不錯(cuò) 分享于2009-03-09 03:15
態(tài)門實(shí)現(xiàn)總線實(shí)驗(yàn)時(shí),三態(tài)門的使能端,不能有一個(gè)以上同時(shí)接低電平"0",否則會使電路出錯(cuò)¸ 4,CMOS集成電路的多余輸入端絕對不能懸空,否則會引入干擾導(dǎo)致電路輸出狀態(tài)不確定¸ B A & & & C D F RL 2kΩ 5V 12V TTL CMOS¸¸¸
下載文檔
收藏